

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11296245 A

(43) Date of publication of application: 29.10.99

(51) Int. CI

G05F 3/26

G05F 3/24

H02J 1/00

H03F 1/00

H03K 17/04

H03K 17/687

(21) Application number: 10103004

(71) Applicant:

NEC CORP

(22) Date of filing: 14.04.98

(72) Inventor:

KOBAYASHI KATSUTARO

(54) SEMICONDUCTOR CIRCUIT


(57) Abstract:

PROBLEM TO BE SOLVED: To set up the biasing time of a semiconductor circuit for temporarily increasing current supply and biasing it to an optimum value independently of power supply voltage, ambient temperature, manufacturing characteristics and parasitic capacity by supplying an operation bias current to load circuits, stopping current supply in a stand-by state and shortening restoration time when restoring an operation state from the stand-by state.

SOLUTION: At the time of restoration to an operation state, current supply to a current driving circuit(CDC) for inputting a signal to a restoring transistor(TR) N4 and supplying a bias current to load circuits L1 to Ln is increased. A restoration speeding-up circuit RTHS for inputting the signal to the TR N4 is constituted as a current detection circuit, wherein the bias current supplied to the load circuits L1 to Ln is compared with a constant current and signal input to the TR N4 is controlled based on the compared result to determine supply time of the bias current. Consequently adjustment of a delay due to power supply voltage, ambient temperature, characteristic deviations of manufacture, a difference of parasitic capacity, etc., is not required,

the bias time can be held at a proper time without being shortened or excessively extended and restoration time from the stand-by mode can be shortened.

COPYRIGHT: (C)1999,JPO



(12) 特 許 公 報 (B2)

(11)特許番号 特許第3147079号

(P3147079)

(45)発行日 平成13年3月19日(2001.3.)	19)	ł
-----------------------------	-----	---

(24)登録日 平成13年1月12日(2001.1.12)

(45)発行日 平成	13年3月19日(2001.3.19)	(24) 全部口 十九年1771年
51) Int.Cl.7 G 0 5 F 3/26 3/24 H 0 2 J 1/00 H 0 3 F 1/00 H 0 3 K 17/04	識別記号 307	FI G05F 3/26 3/24 A H02J 1/00 307F H03F 1/00 Z H03K 17/04 E 請求項の数5(全7頁) 最終頁に続く
(21) 出願番号	特顏平10-103004	(73)特許権者 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 小林 勝太郎 東京都港区芝五丁目7番1号 日本電気
(22)出顧日		
(43)公開音 特開平11-296245 (43)公開日 平成11年10月29日(1999.10.29) 審査請求日 平成10年4月14日(1998.4.14)	株式会社内 (74)代理人 100081433 弁理士 鈴木 章夫	
		審查官 在司 英史
		(56)参考文献 特開 昭56-157511 (JP, A) 特開 平2-113314 (JP, A)
		(58)調査した分野(Int CL. ⁷ , DB名) G05F 3/26 G05F 3/24

(54) 【発明の名称】 半導体回路

(57) 【特許請求の範囲】

【請求項1】 定電流発生回路と、前記定電流発生回路 の定電流に基づいて負荷回路にバイアス電流を供給し、 かつその供給するパイアス電流を増大可能な電流駆動回 路と、半導体回路においてスタンバイ状態から動作状態 <u>への</u>復旧時に前記電流駆動回路でのバイアス電流の増大 動作を実行させる復旧用素子と、前記復旧時に前記復旧 用素子を動作させるための信号を出力する復帰時間高速 化回路とを備える半導体回路において、前記復帰時間高 速化回路は、前記定電流と前記パイアス電流とを比較 し、前記パイアス電流が前記<u>定電流</u>よりも小さいときに 前記復旧用案子に信号を出力する電流検出回路で構成さ れることを特徴とする半導体回路。

【請求項2】 前記電流検出回路は、前記定電流とパイ アス電流とを比較する電流検出部と、前記電流検出部の

出力とスタンバイ信号とを入力するバッファ部とを備 え、前記パッファ部の出力により前記復旧用素子をオン 動作するように構成される請求項1に記載の半導体回

【請求項3】 前記パッファ部には帰還素子が接続さ れ、前記パッファ部の出力にヒステリシスが付与されて いる請求項2に記載の半導体回路。

【請求項4】 前記電流駆動回路は、前記定電流発生回 路を含むカレントミラー回路として構成される請求項1 ないし3のいずれかに記載の半導体回路。

【請求項5】 前記負荷回路には、前記電流駆動回路と でカレントミラー回路を構成するパイアス回路が設けら れる請求項1ないし4のいずれかに記載の半導体回路。

【発明の詳細な説明】

[0001]

3

【発明の属する技術分野】本発明は、動作バイアス電流を供給する半導体回路において、特にスタンバイ状態時には電流の供給をやめ、スタンバイ状態から動作状態に復旧する際に復旧時間を短くするため、一時的に電流供給を増加したバイアスを行う半導体回路に関する。

[0002]

【従来の技術】従来より、一定の基準電流をバイアスとして動作されるアナログ回路は数多く提供されているが、このような回路では、動作状態ではほぼ一定の電流を消費するが、スタンバイ時に電流をバイアスし続ける 10と無駄な電流を消費することになる。この無駄な電流を削減するためには、スタンバイ時に電流のバイアスをストップし、再び動作を開始する時に電流供給を再開すればよい。しかし、システムの性能向上の要求から、スタンバイ状態から動作状態への復帰時間の短縮が必要とされており、この場合には電流供給再開から目標電流値に達するまでの時間を短縮することが必要となる。

【0003】例えば、このようなスタンバイ状態から動 作状態の復帰時間の短縮が要求される従来例の回路の一 例を図5に示す。定電流発生回路 I 1は、基準となる定 20 電流ISTDを発生し、接点VSTDからNチャネルト ランジスタN1に供給する。NチャネルトランジスタN 1はソースをGNDに接続し、ゲートとドレインを接点 VSTDに短絡しており、ソースをGNDに接続したN チャネルトランジスタN2とで電流ミラー回路を構成し ている。したがって、NチャネルトランジスタN1とN 2のゲート幅、ゲート長が等しければ、電流 ISTD= IMIRRとなる。NチャネルトランジスタN1とN2 のサイズ比を変えることでIMIRRの値は変えること ができる。また、前記NチャネルトランジスタN2はド 30 レインを信号STBYで制御されるNチャネルトランズ スタN3とPチャネルトランジスタP3からなるトラン スファスイッチを介して、PチャネルトランジスタP2 のドレイン、接点VSourceと接続される。前記P チャネルトランジスタP2はソースを電源に接続し、ド レインとゲートを接点VSourceに短絡しており、 ソースを電源に接続したPチャネルトランジスタP3と で電流ミラー回路を構成している。なお、前記Pチャネ ルトランジスタP2の電流IMIRRとPチャネルトラ ンジスタP3の電流IBiasは、両トランジスタP2 40 とP3のサイズ比を変えることで変更できる。前記Pチ ャネルトランジスタP3はドレインの接点VBiasを NチャネルトランジスタN5のドレインに接続し、この NチャネルトランジスタN5はソースをGNDに接続 し、ゲートとドレインを接点VBiasに短絡してい る。

【0004】回路L1~Lnはアンプなどのように、パイアス電流によって動作する回路であり、回路構成は任意である。例えば、回路L1~Lnの回路例として図8の回路が採用されており、この回路は抵抗を使った差動 50

入出力アンプの回路図である。一組の数十~数百mVの 振幅の相補入力 I N, I N B と、入力トランジスタ T I N, TINB、二つの抵抗素子R, RBを持ち、数百m Vの振幅の相補出力OUT、OUTBとして出力する。 なお、ここでは図5に示されるNチャネルトランジスタ からなる電流供給トランジスタTAIL1~nを含んだ ものとして記載されている。前記TAILはゲートに入 力される信号VBiasのレベルにより電流値を制御さ れるが、VBiasのレベルが低い場合、電流量が不足 し、出力OUT、OUTBの振幅が小さくなり所望のゲ インが得られなくなる。逆に、VBiasのレベルが高 い場合、コモンモード接点COMNの電位が低くなり、 想定したIN、INBの振幅レベルでは入力トランジス タTIN, TINBが両方オン状態となり出力OUT, OUTBの振幅電圧域がずれたり、最悪、差動アンプと して動作しなくなる可能性がある。いずれの場合にも小 振幅のIN, INBを検出、増幅する回路の目的に対 し、感度の劣化を招くため、VBiasのレベルの制御 は大変重要となる。

【0005】図5に示したように、前記回路L1~Ln は、電流源としてソースをGNDに接続したNチャネル トランジスタTAIL1~nを含んでおり、これらTA IL1~nそれぞれはNチャネルトランジスタN5と電 流ミラー回路を構成している。Nチャネルトランジスタ N5の電流 I BiasとTAIL1~nの電流 I Loc all~nの比率は、NチャネルトランジスタN5とT AIL1~nのサイズ比を変えることで変更できる。通 常、スタンバイモードでの消費電流を小さくするため、 ISTD, IMIRRは数十µA程度の小さな値とし、 IBiasやILocalを大きくするように各トラン. ジスタのサイズを設定する。また、Pチャネルトランジ スタP6はソースを電源に、ドレインを接点VSour ceに接続され、ゲートをインパータINV1により反 転したSTBY信号が入力している。Nチャネルトラン ジスタN8はソースをGNDに、ドレインを接点VBi a sに接続されゲートにSTBY信号が入力される。 【0006】さらに、NチャネルトランジスタN4とパ ルス発生回路PGENで、スタンバイ状態からの復帰時 間短縮のため、一時的に電流を増加する復帰時間高速化 回路を構成している。前記NチャネルトランジスタN4 はソースをGNDに、ドレインをVSourceに接続 し、ゲートをパルス発生回路PGENの出力接点Pum pに接続されており、パルス発生回路PGENの出力パ ルスにより制御される。前記パルス発生回路PGENは STBY信号が入力し、STBY信号が"H"から "L"に変化した後一定時間だけHレベルのパルスを出 力するよう構成されている。図7にパルス発生回路PG ENの回路例を示す。このパルス発生回路PGENは、 インパータINV、ノア回路NOR、遅延回路Dela・ yからなり、STBY信号がHからLレベルに変化した

ときだけ遅延回路DelayとインバータINVの遅延 分のHレベルのパルスを発生する。パルスの幅は遅延回 路Delayの遅延を変更することで調整可能である。 【0007】次に、従来例の動作について説明する。ス

【0007】次に、従来例の動作について説明する。スタンパイ状態では、STBY信号がHレベルであり、N3,P1はオフに、N8,P6はそれぞれオン状態になっている。これにより、接点VSourceはHレベルでありP2,P3は電流IMIRR、及びIBiasはゼロである。また接点VBIASはLレベルであり、N5,TAIL1~nはオフし、電流ILocal1~nもゼロであり、基準となる電流ISTD以外がゼロになるため、回路全体の消費電流を小さな値にできる。このとき接点PumpはLレベルであり、N4はオフ状態にある。

【0008】動作状態では、STBY信号がLレベルであり、N3、P1はオンに、N8、P6はそれぞれオフ状態になっている。したがって、電流IMIRRは電流ISTDに対し、N1とN2のサイズ比で決まる電流値となる。同様に、電流IBiasも電流値となっている。さらに、電流ILocall~nも電流IBiasに対し、N5とTAIL1~nのサイズ比で決まる電流値となっている。このとき接点PumpはLレベルであり、N4はオフ状態にある。また接点VSourceはP2が電流IMIRRを生じるのに相当する電圧VPを保ち、同様に接点VBiasもN5が電流IBiasを生じるのに対応する電圧VNを保つ。

【0009】そして、一旦スタンパイ状態になった後、動作状態に復帰するときはSTBY信号を"H"から "L"に変化させる。STBY信号がLレベルに変化することにより、接点VSource、VBias、電流 IMIRR、IBias及びILocal1~nは動作 状態に復帰していくが、完全に戻らない状態では回路L 1~Lnの動作の安定性、信頼性が劣化する。

【0010】このように回路L1~Lnにおけるスタンパイモードからの復帰時間高速化の必要性を明らかにするため、N4とパルス発生回路PGENで構成される復帰時間高速化回路が存在していないとした場合の動作について説明する。図6(a)は、このような復帰時間高速化回路がない場合の動作を表すタイミング図である。STBY信号がLレベルになることにより、接点VSourceはHレベルからVPへN2によって放電され、接点VBiasはLレベルからVNへP3によって充電を開始する。また、接点VSource及び接点VBiasには接続しているTRのゲート、ドレイン容量と配線の寄生容量が存在し、各接点の動作適正電位VP, VNに到達するのにある程度時間が必要になる。特にVBiasは各回路L1~Lnに対し比較的長い距離を引き回されるため、少なくとも数pF~数十pFという大きな寄生容量が付加している。さらに、N2

【0011】これに対し、前記した復帰時間高速化回路を備える場合には、スタンバイ信号がHレベルからLレベル変化した時、パルス発生回路PGENが接点PumpにHのパルスを生じる。接点PumpがHレベルの間、N4はオン状態になり、接点VSourceをLレベル近くに下げる。接点VSourceがLレベル近くまで下がると、P3の電流値は通常動作時よりもはるかに大きな値となり、接点Viasを高速に充電することになる。

[0012]

【発明が解決しようとする課題】しかしながら、このよ うなパルス発生回路PGENを含む復帰時間高速化回路 では、VBiasが適当な目標動作レベルVN近くにな った時点で接点PumpをLレベルに出来れば大変高速 に動作状態にすることが可能になるが、パルス発生回路 PGENのパルス幅を決める遅延回路Delayの特性 は、電源電圧、動作温度、製造時のトランジスタ特性等 により変動し、また接点VBiasの寄生容量値も製造 時の条件などにより変動するため、最適なパルス幅の設 定は非常に困難である。このため、図6(b)のよう に、Pump接点のパルス幅が長すぎる場合には、接点 VBiasが目標動作レベルを越えて充電されるため、 各回路L1~Lnの動作電流ILocalも大きな値と なる。この場合には、スタンパイ状態からの復帰は比較 的早く出来るが、放電する必要がある分時間と電流を消 費しなければならない。また適正な動作電流を大きく越 えた場合、回路全体に非常に大きな電流が流れ、異常な 高温の発生やラッチアップを引き起こすなど、信頼性上 の問題も生じかねない。一方、図6(c)はPump接 点のパルス幅が短すぎる場合の動作を示しており、接点 VBiasが目標動作レベルに達する前に接点Pump がレレベルになるため、その時点からの充電に時間がか かり、高速化の効果は小さくなる。

【0013】このように、従来の半導体回路では、スタンパイモードから動作モードへの復帰を高速化する為に一時的に電流値パイアス、増加させるが、遅延回路を用いたパルス回路により増加時間を制御しているため、適正な時間設定が困難で、高速の効果が小さかったり、回路に大きな電流を生じ、異常な高温の発生やラッチアップを引き起こす可能性があるなどの問題があった。

位VP, VNに到達するのにある程度時間が必要にな 【0014】本発明の目的は、時間設定を行う必要がなる。特にVBiasは各回路L1~Lnに対し比較的長 く、しかもパイアス時間が不足したり長くなり過ぎるこい距離を引き回されるため、少なくとも数pF~数+p とがなく、スタンパイモードからの復旧時間を短縮する Fという大きな寄生容量が付加している。さらに、N2 50 ことが可能な半導体回路を提供することにある。

[0015]

【課題を解決するための手段】本発明の半導体回路は、 定電流発生回路と、前記定電流発生回路からの定電流に 基づいて負荷回路にバイアス電流を供給し、かつその供 給するバイアス電流を増大可能な電流駆動回路と、半導 体回路においてスタンバイ状態から動作状態への復旧時 に前記電流駆動回路でのバイアス電流の増大動作を実行 させる復旧用素子と、前記復旧時に前記復旧用素子を動 作させるための信号を出力する復帰時間高速化回路とを 備えており、前記復帰時間高速化回路は、前記定電流と 10 前記パイアス電流とを比較し、前記パイアス電流が前記 定電流よりも小さいときに前記復旧用素子に信号を出力 する電流検出回路として構成したことを特徴とする。特 に、前記電流検出回路は、前記定電流とバイアス電流と を比較する電流検出部と、前記電流検出部の出力とスタ ンバイ信号とを入力するバッファ部とを備えており、前 記パッファ部の出力により前記復旧用素子をオン動作さ せるように構成される。

【0016】本発明の半導体回路では、動作状態への復旧時に、復帰時間高速化回路としての電流検出回路にお20いてパイアス電流と定電流とを比較し、その比較結果に基づいて復旧用トランジスタの信号入力を制御し、パイアス供給時間を設定する。このため、半導体回路における電源電圧、周囲温度、製造時の特性ずれ、寄生容量の違い等にかかわらず、パイアス時間が不足したり長くなり過ぎたりせず、スタンパイ状態から動作状態への復旧時間を短縮することが可能となる。

[0017]

【発明の実施の形態】本発明の実施の形態を図面を参照 して説明する。図1は本発明の第1の実施形態のブロッ ク回路図であり、図5に示した従来の構成と同一部分に は同一符号を付してある。すなわち、定電流発生回路Ⅰ 1で発生される定電流に基づいて回路L1~Lnにバイ アス電流を供給するための電流駆動回路を備えている。 この電流駆動回路として、ここでは、前記定電流発生回 路I1、NチャネルトランジスタN1、Nチャネルトラ ンジスタN2で第1のカレントミラー回路を構成する。 また、NチャネルトランジスタN2の電流路に介揮され ているPチャネルトランジスタP2とPチャネルトラン ジスタP3とで第2のカレントミラー回路を構成する。 さらに、前記PチャネルトランジスタP3の電流路に介 挿されているNチャネルトランジスタN5は、負荷回路 のバイアス回路として構成されるNチャネルトランジス タTAILとで第3のカレントミラー回路を構成し、各 負荷回路にパイアス電流を発生させる。

【0018】また、NチャネルトランジスタN3とPチャネルトランジスタP1は、トランスファスイッチ回路を構成し、スタンバイ信号STBYによって前記NチャネルトランジスタN2の電流路をオフ状態とする。また、PチャネルトランジスタP6とNチャネルトランジ 50

8

スタN8は、スタンバイ信号STBYによって第2のカレントミラー回路及び第3のカレントミラー回路の動作を停止させる。さらに、前記PチャネルトランジスタP2のドレイン及びゲートとGNDとの間にソース・ドレインが接続された復旧用業子としてのNチャネルトランジスタN4が接続されており、このNチャネルトランジスタN4のゲートに復帰時間高速化回路が接続されている

【0019】前記復帰時間高速化回路RTHSは、スタ・ ンバイ状態からの復帰時間短縮のため、電流駆動回路に おける電流を一時的に増大させるために設けられてお り、電流検出部DETと、バッファ部BUFとで構成さ れる電流検出回路として構成されている。電流検出部D ETは、ソースをGNDに、ゲートを定電流発生回路I 1の基準電位となる接点VSTDに接続し、前配Nチャ ネルトランジスタN1と電流ミラー回路を構成したNチ ャネルトランジスタN6と、ソースを電源にゲートとド レインを短絡し前記NチャネルトランジスタN6のドレ インと接続したPチャネルトランジスタP4と、ソース を電源に、ゲートをP4のゲートに接続し、前記Pチャ ネルトランジスタP4とカレントミラー回路を構成する PチャンネルトランジスタP5と、ソースをGNDに、 ゲートを各回路1~nへの定電流を分配する接点VBi asに、ドレインを前記PチャネルトランジスタP5の ドレインに接続したNチャネルトランジスタN7とで構 成される。また、前記パッファ部BUFは、前記Pチャ ネルトランジスタP5のドレインに入力が接続されたイ ンパータINV2と、このインパータINV2の出力を 一入力とし、STBY信号を他方の入力に接続し、前記 復帰用素子としてのNチャネルトランジスタN4のゲー トである接点Pumpに出力するノアゲートNORとで 構成される。なお、前記NチャネルトランジスタN6と N7のサイズは、動作状態でそれぞれが同じ電流を流す ようにサイズを調整する。

【0020】図2は、図1の回路の動作を表すタイミン グ図である。スタンバイモード時と動作時の動作は従来 例と全く同様なため説明は省略する。スタンバイモード から動作モードに変化すると、接点VBiasがLレベ ルで接点VSTDは常に電流ISTDを発生するのに最 適なレベルになっているため電流検出部DETはN7の 電流が少ないことを検出し接点PumpにHレベルを供 給する。PumpがHレベルの間、接点VSource がLレベル近くに引き落とされるため、P2及びP3の 電流は通常よりもはるかに大きくなり接点VBiasを 速やかに充電する。VBiasのレベルが上昇し、最適 な動作電圧VNに近づき、N7の電流がN6の電流と同 等になった時点で接点PumpはLレベルになるため各 部の高速充電は止る。この、結果、接点VSource 及び接点VBiasは最適な電圧に速やかに充電され る。この回路によれば、電流検出回路RTHSの検出結

10

果に基づき高速にバイアスする時間を決定しているため、温度、電圧製造時のトランジスタ特性や、寄生容量等による、バイアス時間の不足あるいは、バイアス時間が過剰に長くなることは起こり得ず、困難な遅延調整を行う必要もない。

【0021】図3は本発明の第2の実施形態のプロック回路図である。図1と同一部分には同一符号を付してその説明は省略する。この第2の実施形態では、復帰時間高速化回路としての電流検出回路を構成する電流検出部とバッファ部のうち、バッファ部の一部を変更したものである。すなわち、この実施形態では、バッファ部のNORに対しヒステリシス特性を設けるために、NORの出力端とINV2の出力端との間にインパータINV3を接続したことを特徴としている。

【0022】図4は第2の実施形態の動作を表すタイミング図である。この第2実施形態のように、NORにヒステリシス特性をもたせることにより、スタンバイモードから動作状態に復帰するときのバイアス時間はやや長くなるものの、ヒテスリシス特性により、一旦、電流値が適正値よりも大きくなるが、電流検出判定が変化しに20くいため、N7とN5の電流値が近づいた時の動作が安定するという利点を有する。

[0023]

【発明の効果】以上説明したように、動作状態への復旧時に、定電流発生回路で発生される電流を増大可能な電流駆動回路を制御するための復旧用トランジスタに信号を入力するための復帰時間高速化回路として、電流検出回路を設け、パイアス電流と定電流とを比較し、その比較結果に基づいて復旧用トランジスタの信号入力を制御し、パイアス供給時間を設定するように構成しているた*30

10
* め、電源電圧、周囲温度、製造時の特性ずれ、寄生容量の違い等により遅延調整をする必要がなく、バイアス時間が不足したり長くなり過ぎたりせず、スタンバイモードからの復旧時間を短縮できるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施形態のプロック回路図である。

【図2】図1の回路の動作を表すタイミング図である。

【図3】本発明の第2の実施形態のプロック回路図であ *

る。 【図4】図3の回路の動作を表すタイミング図である。

【図 5 】従来の半導体回路のブロック回路図である。

【図6】図5の回路の動作を表すタイミング図である。

【図7】バルス発生回路の一例のブロック回路図であ る。

【図8】定電流によって動作する回路(負荷回路)の一例としての差動アンプのブロック回路図である。

【符号の説明】

N1~N7, TAIL1~n Nチャネルトランジスタ、

タ、 P1~P5 Pチャネルトランジスタ INV, INV1~3 インバータ

L1~Ln 回路(負荷回路)

I 1 定電流発生回路

CDC 電流駆動回路


NOR ノアゲート

RTHS 電流検出回路(復帰時間高速化回路)


DET 電流検出部

BUF パッファ部


【図1】





【図2】




【図4】









【図6】







フロントページの続き

(51) Int. Cl. 7

識別記号

FI

Н

HO3K 17/687

HO3K 17/687